Le tour de table
Positron AI a levé 875 millions de dollars pour une valorisation post-money de 5 milliards, a annoncé le 10 septembre la start-up de puces basée à Reno, dans le Nevada. L’argent arrive en deux temps : une série C de 375 millions de dollars sur une valorisation pré-money de 3,5 milliards, et une série C-1 pouvant atteindre 500 millions.
NEA, Atreides Management, Valor Equity Partners, Andra Capital et SemiAnalysis Capital ont codirigé la série C. NEA et Jim Clark, cofondateur de Netscape, ont mené la C-1. Parmi les autres investisseurs figurent DFJ Growth, la Qatar Investment Authority, Hudson River Trading, Cisco Investments et Naver Ventures. Forest Baskett (NEA), Gavin Baker (Atreides), Thomas Jermoluk (Jim Clark Office) et Dylan Patel entrent au conseil d’administration.
Le prix a grimpé vite. En février, Positron avait levé 230 millions de dollars pour une valorisation d’un milliard, lors d’un tour mené par Arena Private Wealth, Jump Trading et Unless. Le nouveau tour valorise l’entreprise cinq fois plus, a relevé Quartz.
La mémoire avant le calcul
La thèse de Positron est que l’inférence est limitée par la mémoire, pas par le calcul. Faire tourner un grand modèle de langage impose de lire ses poids en mémoire pour chaque token généré : la capacité mémoire décide de la taille du modèle qui tient sur une puce, la bande passante de la vitesse de réponse. Les GPU de centre de données de Nvidia utilisent de la mémoire à haute bande passante (HBM), qui dépend d’un conditionnement avancé.
Asimov, la prochaine puce de Positron, utilise à la place de la LPDDR5X, le type de mémoire des smartphones et des ordinateurs portables. Elle embarquera entre 288 Go et 2 304 Go par puce, selon l’entreprise, qui affirme que ce choix lui permet d’échapper aux pénuries de HBM et de conditionnement avancé. Comme le souligne SiliconANGLE, la LPDDR5X est moins chère et plus facile à obtenir que la HBM, mais offre nettement moins de bande passante. La réponse de Positron tient au taux d’utilisation : elle dit que ses systèmes exploitent plus de 90 % de leur bande passante mémoire disponible, quand la plupart des accélérateurs d’IA utilisent moins de 30 % de celle de leur HBM.
Cette affirmation porte toute la conception, donc le calcul compte. The Register a estimé en février que le GPU Rubin de Nvidia dispose de 288 Go de HBM4 avec 22 To/s de bande passante maximale, contre environ 3 To/s pour Asimov. Même à 30 % de son maximum, la mémoire de Rubin resterait environ 2,4 fois plus rapide selon cette estimation. L’atout d’Asimov, s’il se confirme, tient à la capacité par puce et au coût, pas à la vitesse brute.
Trois produits, un seul en service
Atlas, le système de première génération de Positron, est celui qui est livré. Plus de 50 baies sont en cours de déploiement chez Oracle Cloud Infrastructure, où le fournisseur d’inférence Parasail utilise cette capacité ; Jump Trading et i3d.net sont également clients en production, selon l’entreprise. Atlas utilisait de la HBM, d’après The Register : ce n’est donc pas une démonstration concrète de la conception en LPDDR5X.
Asimov doit achever sa conception (tape-out) sur le procédé N3P de TSMC fin 2026, pour une production au second semestre 2027. En février, le directeur général Mitesh Agrawal avait indiqué à SiliconANGLE que la puce serait livrée début 2027. Titan réunit quatre à huit puces Asimov dans un seul nœud et vise, selon Positron, des modèles de plus de 16 000 milliards de paramètres et des fenêtres de contexte de plus de 10 millions de tokens.
Positron affirme aussi qu’une seule baie Titan peut traiter jusqu’à 26 fois plus de tokens par dollar que le GB300 NVL72 de Nvidia, un chiffre qui, note SiliconANGLE, provient de simulations. Aucun silicium Asimov n’existe encore pour le vérifier.
Ce que finance l’argent
Les fonds serviront au tape-out d’Asimov, à un centre de données d’ingénierie et plateforme d’émulation de plus de 2 MW, et à la montée en production de Titan, y compris l’approvisionnement en LPDDR5X, les capacités de production et l’intégration des systèmes. « La vitesse compte sur ce marché, à la fois dans la rapidité avec laquelle nous livrons de nouvelles générations de silicium et dans celle avec laquelle elles parviennent aux clients », a déclaré Agrawal.
À surveiller
La date du tape-out est le premier vrai test. La production est déjà passée du début à la fin de 2027, et un retard au-delà de la fin de l’année la repousserait encore. Ensuite, reste à savoir si des mesures indépendantes d’Asimov confirmeront le taux d’utilisation de la bande passante dont dépend la conception. SemiAnalysis Capital, l’un des codirigeants de la série C, est dirigé par l’analyste Dylan Patel, qui siège désormais aussi au conseil de Positron.
