Une annonce de nœud, et deux produits pour l’accompagner
ChangXin Memory Technologies a annoncé dimanche que sa plateforme DRAM de cinquième génération, G5, est entrée en production de masse, et a présenté deux puces LPDDR5X de 24 gigabits construites dessus. L’annonce a été faite au Salon mondial de la fabrication de Hefei, dans la province de l’Anhui, où l’entreprise a son siège.
CXMT situe le demi-pas de la zone active de la matrice mémoire à 11,95 nanomètres, obtenu par quadruple structuration : répéter les étapes d’exposition pour dessiner des motifs plus fins qu’une seule passe ne permet de résoudre. L’entreprise indique que la plateforme produit au moins 50 % de puces en plus par galette que la génération précédente, et qualifie ce changement de bond quantique en densité de stockage.
Les deux puces LPDDR5X contiennent 3 gigaoctets sur une seule puce, soit moitié plus que les composants de 16 gigabits standard aujourd’hui. Les deux sont en production de volume, selon l’entreprise, et équipent des smartphones haut de gamme chinois grand public.
À quel point est-ce proche
Luo Xiaodong, vice-président de CXMT, a déclaré que la capacité de procédé de l’entreprise atteignait un niveau comparable aux nœuds les plus avancés aujourd’hui en production de masse dans le secteur. Samsung et SK hynix commercialisent actuellement ce qu’ils décrivent comme de la DRAM de classe 10 nanomètres.
Cette comparaison est plus lâche qu’elle n’en a l’air. Les fabricants de DRAM ne partagent pas de définition commune d’un nœud, et 11,95 nanomètres décrit le demi-pas d’une structure et non un procédé entier. Des analystes cités par le Seoul Economic Daily ont relevé que ce chiffre n’est pas directement comparable aux étiquettes de classe 12 nanomètres que les concurrents emploient pour leurs propres composants.
Les deux chiffres qui trancheraient n’ont pas été donnés. CXMT n’a communiqué ni rendements ni production mensuelle de galettes : l’annonce établit que la plateforme fonctionne, pas avec quelle économie ni à quelle échelle.
La position de marché derrière l’annonce
CXMT détenait 9,5 % du chiffre d’affaires mondial de la DRAM au deuxième trimestre 2026, selon TrendForce, au quatrième rang derrière Samsung, SK hynix et Micron. C’est une progression considérable pour une entreprise fondée en 2016, et cela signifie que les trois acteurs installés cumulent aujourd’hui une part de marché plus faible qu’à tout moment depuis plus de dix ans.
La mémoire est le domaine où le régime de contrôle des exportations a mordu le moins nettement. La fabrication de logique avancée en Chine reste bridée par les restrictions sur les équipements, mais la DRAM de cette classe de géométrie est accessible par structuration multiple sur des machines déjà installées — ce à quoi sert précisément la quadruple structuration. Cela coûte davantage d’étapes, donc plus de temps et plus de galette, qu’une exposition unique sur un outil de lithographie avancé. Mais cela n’en exige pas un.
Ce qu’il faut surveiller
La question à court terme est de savoir si les puces G5 apparaîtront dans la mémoire à haute bande passante. Les piles HBM sont là où se trouve l’argent dans le matériel d’IA, et elles sont construites à partir de puces DRAM de cette classe environ. CXMT n’a pas annoncé de produit HBM sur G5, et passer de la LPDDR5X mobile à de la HBM empilée à vias traversants est un autre problème de fabrication, pas un reconditionnement.
La seconde est le prix. Un fournisseur national à 10 % de part de marché avec un procédé plus dense constitue une source crédible de pression sur le prix de la DRAM courante — tiré vers le haut par la demande d’IA — comme un fournisseur à 1 % ne l’était pas.
