Qué ha anunciado Arm
Arm lanzó el subsistema de cómputo Neoverse CSS N4 el 8 de septiembre, dentro de un conjunto de anuncios de infraestructura que la compañía hizo el mismo día junto a un portal para desarrolladores de IA y un programa de socios de IA física.
CSS N4 admite entre ocho y 128 núcleos Neoverse N4 por chip, fabricados en el proceso N3P de TSMC y con frecuencias de hasta 3,8 GHz. Arm afirma que, con 128 núcleos a 3 GHz y 2 MB de caché L2 por núcleo, el subsistema ofrece el doble de rendimiento por zócalo que Neoverse N3, 1,25 veces el rendimiento por vatio y 1,75 veces el ancho de banda de memoria.
Cada configuración puede llevar hasta 256 MB de caché L3 compartida, memoria DDR5 o LPDDR6, 128 líneas de PCIe 6 o 7 y CXL 4.0. Es el primer subsistema de cómputo de la serie N compatible con LPDDR6 y el primero en alcanzar PCIe Gen 7.
Qué es en realidad un subsistema de cómputo
Esto importa más que el número de núcleos, y es la parte que más fácilmente se pierde. CSS N4 no es un procesador que Arm vaya a vender. Es un marco de diseño prevalidado que un cliente configura —número de núcleos, tamaño de caché, controladores de memoria, entrada y salida— y después lleva a una fundición como chip propio.
Con ese modelo se construyeron la familia Graviton de Amazon y el Azure Cobalt 100 de Microsoft, y por eso la cuota de Arm en el centro de datos ha crecido sin que Arm haya vendido una sola pieza de servidor. Los grandes proveedores de nube querían silicio ajustado a sus propias cargas sin diseñar un núcleo de CPU desde cero; CSS es el compromiso que los lleva allí en un par de años en lugar de cinco.
Por qué la memoria y la E/S importan más que los núcleos
Para el servicio de IA en concreto, las dos incorporaciones que cuentan son LPDDR6 y PCIe Gen 7. La inferencia está limitada por memoria mucho más a menudo que por cómputo: el acelerador espera a los pesos y al tráfico de la caché de clave-valor, y el trabajo de la CPU anfitriona es mantener los datos en movimiento más que hacer aritmética.
LPDDR6 eleva el ancho de banda por vatio, lo que importa en bastidores ya limitados por potencia y no por espacio. PCIe Gen 7 duplica el presupuesto de enlace entre anfitrión y acelerador, que es donde una CPU de propósito general se gana su sitio en un servidor de IA. La cifra de 1,75 veces el ancho de banda de memoria es la que conviene retener; los 128 núcleos son el número que llega a los titulares.
Qué vigilar a partir de ahora
Clientes con nombre. Una generación de CSS solo es real cuando alguien anuncia una pieza construida sobre ella, y el intervalo entre un lanzamiento de CSS y el primer silicio de nube basado en él ha rondado históricamente los dos años. Conviene mirar los anuncios de chips de los grandes proveedores de nube en 2027 y 2028 en busca de piezas derivadas de N4, y ver si alguien fuera de los tres grandes lo adopta.
